

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER : 10270605
PUBLICATION DATE : 09-10-98


APPLICATION DATE : 25-03-97
APPLICATION NUMBER : 09071641

APPLICANT : NIPPON TELEGR & TELEPH CORP
<NTT>;

INVENTOR : TAKEDA TADAO;

INT.CL. : H01L 23/29 H01L 23/31

TITLE : SEMICONDUCTOR DEVICE



ABSTRACT : PROBLEM TO BE SOLVED: To prevent the condition of an integrated circuit having elements formed at semiconductor devices from being observed by optical means, by forming steps of specified size with fine grains on the surface of a protective film.

SOLUTION: A protective film 14 has a mean surface roughness of 2 μm or more with fine grains 14a on the surface. The fine structure of a semiconductor chip on a micron or submicron order can be usually observed, through a microscope using the visible or infrared ray. If the protective film 14 laid on a passivation film 13 has a surface roughness of 2 μm or more larger than the observation light wavelength and is transparent, the structure beneath this film 13 is hardly observed because of the optical path greatly bent due to the light refraction or reflection of the film 14. From the view of the observation obstruction, the film 14 and esp. the fine grain 14 is more pref. to be opaque.

COPYRIGHT: (C) JPO

THIS PAGE BLANK (USPTO)

(51) Int.Cl.⁶H 0 1 L 23/29
23/31

識別記号

F I

H 0 1 L 23/30

D

審査請求 未請求 請求項の数 7 O L (全 6 頁)

(21) 出願番号

特願平9-71641

(22) 出願日

平成9年(1997)3月25日

(71) 出願人 000004226

日本電信電話株式会社

東京都新宿区西新宿三丁目19番2号

(72) 発明者 伴 弘司

東京都新宿区西新宿三丁目19番2号 日本
電信電話株式会社内

(72) 発明者 丹野 雅明

東京都新宿区西新宿三丁目19番2号 日本
電信電話株式会社内

(72) 発明者 竹田 忠雄

東京都新宿区西新宿三丁目19番2号 日本
電信電話株式会社内


(74) 代理人 弁理士 山川 政樹

(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】 半導体装置に形成されている素子などからなる集積回路の状態が、光学的手法によって観察できないようにすることを目的とする。

【解決手段】 パシベーション膜13上に、微粒子14aがバインダ14b中に分散した状態の、保護膜14を備えるようにしたものである。この、保護膜14は、微粒子14aを分散しておくことで、その表面にほぼ微粒子14aの大きさの凹凸が形成された状態とした。



1

【特許請求の範囲】

【請求項1】 集積回路を備えた半導体チップと、この上に形成され微粒子を含んだバインダからなる保護膜を備え、前記保護膜表面には前記微粒子による $2\mu\text{m}$ 以上の段差の凹凸が、分布して形成されていることを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、前記保護膜の面積に対する前記微粒子の前記保護膜厚方向の垂直投影面積が、60%未満であることを特徴とする半導体装置。

【請求項3】 請求項1または2記載の半導体装置において、前記微粒子は、セラミックからなり、その平均粒径が $2\mu\text{m}$ 以上であることを特徴とする半導体装置。

【請求項4】 請求項3記載の半導体装置において、前記セラミックは、シリカ、アルミナ、マイカ、酸化チタン、炭化珪素、炭化チタン、炭化タングステン、炭化タンタル、炭化ホウ素、窒化珪素、窒化ホウ素、窒化チタン、もしくは窒化タングステンから構成されていることを特徴とする半導体装置。

【請求項5】 請求項1～4いずれか1項記載の半導体装置において、前記バインダは、熱硬化性樹脂、無機硬化性材料、あるいは、無機ガラス材料から構成されていることを特徴とする半導体装置。

【請求項6】 請求項5記載の半導体装置において、前記無機硬化性材料が、ポリシラゼンの酸化によって形成される SiO_2 から構成されていることを特徴とする半導体装置。

【請求項7】 請求項5記載の半導体装置において、前記熱硬化性樹脂が、フッ素樹脂、ポリフェニレンエーテル、ポリイミド、もしくは、シリコン樹脂から構成されていることを特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は、半導体装置に関し、特に表面に保護膜が形成された半導体チップからなる半導体装置に関する。

【0002】

【従来の技術】集積回路を備えた半導体チップ（半導体装置）では、通常、半導体基板上にミクロン～サブミクロンの線幅を有する金属配線層と、その上に形成される層間絶縁膜とを交互に積層した構成を有している。ここで、その層間絶縁膜や、最上層に形成されるバシベーション膜（保護膜）は光学的に透明である。また、このような積層構造の表面には多少うねりはあるものの、表面はなめらかである。このため、光学顕微鏡等を用いれば、形成されている金属配線による回路パターンは簡単に観察できる。すなわち、半導体チップの回路パターン

2

情報が容易に得られるものとなっている。

【0003】とこ、実装された半導体チップは、通常ではセラミックなどのパッケージ内に封止材とともに封止され、機械的に保護されているとともに、不可視化されている。しかしながら、封止材料として一般に用いられているエポキシ合成樹脂は、発煙硝酸などを用いることで半導体チップ自体には損傷を与えることなく、封止材のみを除去することもできる。すなわち、たとえ実装されていたとしても、半導体チップ自体に損傷を与えることなく、それを取り出すことが可能である。

【0004】

【発明が解決しようとする課題】従来の半導体チップは、以上に示すように構成されていたので、その回路が容易に解読されてしまうという問題があった。半導体チップは、知的財産の集約的産物であるため、その回路構成が容易に観察、解読できる状況は、情報管理の観点から問題である。この発明は、以上のような問題点を解消するためになされたものであり、半導体装置に形成されている素子などからなる集積回路の状態が、光学的手法によって観察できないようにすることを目的とする。

【0005】

【課題を解決するための手段】この発明の半導体装置は、集積回路を備えた半導体チップと、この上に形成され微粒子を含んだバインダからなる保護膜を備え、保護膜表面には微粒子による $2\mu\text{m}$ 以上の段差の凹凸が分布して形成されているようにした。このように保護膜を備えるようにしたので、この半導体装置を構成する半導体チップでは、保護膜を通過する光は散乱されることとなる。また、保護膜の面積に対する微粒子の保護膜厚方向の垂直投影面積が60%未満であるようにしたので、微粒子間にはバインダがある隙間が存在し、それら隙間が微粒子で埋め尽くされることがない。

【0006】

【発明の実施の形態】以下この発明の実施の形態を図を参照して説明する。図1は、この発明の実施の形態における半導体装置（集積回路を備えた半導体チップ）の構成を示す断面図であり、DRAMの一部を概略的に示すものである。図1において、半導体基板1上には、フィールド酸化膜2で区画された領域に、MOSFETが形成されている。このMOSFETは、酸化膜3上に形成されたゲートとなる電極4と半導体基板1の電極4両脇に不純物を導入することで形成されたソース・ドレイン5から構成されている。また、半導体基板1上には、絶縁膜を介してメモリスルセルのセルプレート6が形成され、その上に絶縁膜を介して電極7が形成されている。ここで、セルプレート6は高濃度の不純物が導入されたポリシリコンなどから構成されている。また、電極4と電極7は同一の層で形成されている。

【0007】また、それらの上に、絶縁膜8を介してビット線としての第1金属配線層9が形成されている。こ

10

20

30

40

50

の第1金属配線層9は、ソース・ドレイン5の片方に接続している。また、それらの上層間絶縁膜10a、10bを介して第2金属配線層11が形成され、図示していないコンタクトホールを介して電極4、7に接続するワード線を形成している。加えて、その第2金属配線層11上には、絶縁膜12を介してパシベーション膜13が形成されている。そして、この実施の形態においては、そのパシベーション膜13上に、微粒子14aがバインダ14b中に分散した状態の、保護膜14を備えるようにしたものである。この、保護膜14は、微粒子14aを分散しておくことで、その表面にほぼ微粒子14aの大きさの凹凸が形成された状態とした。

【0008】ここで、微粒子14aによる保護膜14表面の凹凸段差の平均は、以下に説明することにより2μm以上とする。通常、半導体チップのミクロン～サブミクロンオーダの微細な構造は、可視光を用いる顕微鏡や赤外光を用いる顕微鏡などで観察される。観察対象の半導体チップの表面がなめらかで、光透過性のよい絶縁膜で覆われている場合は、半導体チップの配線構造等が、それら顕微鏡を用いることで容易に観察できる。これに対して、図1に示したように、パシベーション膜13上に、保護膜14を配置し、この表面に観察光の波長よりも大きい凹凸が形成されている状態とすれば、その保護膜14を構成する材料が光透過性を有していても、保護膜14における光屈折や反射により光路が著しく湾曲するため、パシベーション膜13下の構造の観察は困難なものとなる。なお、このように観察阻害という観点から、保護膜14、特に微粒子14aは不透明であればなおよい。

【0009】ここで、上述した顕微鏡による観察では、光源として可視光から近赤外光まで用いられるので、保護膜14aの表面凹凸は、少なくとも近赤外光の波長よりも大きいことが必要となる。なお、近赤外光よりもさらに長波長の、例えば、波長5～10μmの赤外光を用いた観察も可能であるが、この波長では、観察対象の半導体チップの回路寸法より大きすぎる。このため、その波長を用いた観察では、レーリーの解像限界式から半導体チップの回路構成を観察することは困難であることは明白である。従って、保護膜14の表面凹凸の平均の大きさは、近赤外光の波長よりも大きければ、実質的に十分である。上述した顕微鏡による観察で、近赤外半導体レーザ光源が用いられる場合、その光源光の波長は2μm未満のものが一般によく用いられるため、保護膜14表面の凹凸の平均は、2μm以上あればよく、より好ましくは5μm以上あればよい。

【0010】また、保護膜14のバインダ14b中に分散している微粒子14aは、その保護膜厚方向の垂直投影面積が、保護膜14の形成されている面積に対して60%未満とする。すなわち、微粒子14aは図1に示すように、離散的に分布しており、粒子間にはバインダ1

4bが存在する状態となっている。微粒子14aの間隔が狭くなりすぎ、微粒子14a同士が重なる状態となると、保護膜14の膜厚が必要以上に厚くなるため、好ましくない。ただし、微粒子14aによる表面の凸部の平均的な間隔(隙間)が10μm以上離れてくると、現在の配線ルールで形成されている半導体チップでは、内部の回路パターンが観察可能な状態となってくる。従って、微粒子14aによる表面の凸部の平均的な間隔は10μm以下とした方がよく、好ましくは、その隙間が平均で5μm程度である。

【0011】また、微粒子14aに用いる材料は、化学耐性などを鑑みるとセラミックを用いるのが望ましい。また、微粒子14aの大きさは、上述したように保護膜14の表面に段差を形成するために、平均で2μm程度以上の大きさとする。微粒子14aすべての大きさが2μm以上となっている必要はなく、保護膜14中に存在する微粒子14aの中に、1μm以下の大きさの微粒子が含まれていてもよい。また、その形状は、必ずしも球状である必要はなく、板状や方形状であってもよい。

【0012】ところで、保護膜14のみが選択的に容易に除去できるような場合は、半導体チップの構成が観察可能となってしまう。従って、保護膜14を構成するバインダ14bとしては、例えば下層のパシベーション膜13に対して選択的に除去できない材料を用いるようにする。保護膜14の剥離方法としては、まず、有機溶媒や、酸、アルカリといった溶液に溶解させる湿式の方法がある。また、プラズマエッチングなどの乾式の方法や、機械的研磨による削除方法がある。これらすべての剥離方法に対して十分な耐性を備えることは難しいので、実質的には、半導体チップを構成する絶縁膜材料や配線材料に対して、保護膜14が選択的に除去できなければよい。

【0013】従って、微粒子14aとしては、シリカ、アルミナ、マイカ、酸化チタン、炭化珪素、炭化チタン、炭化タングステン、炭化タンタル、炭化ホウ素、窒化珪素、窒化ホウ素、窒化チタン、窒化タングステンから選ばれるセラミック材料がより好適である。また、性質の異なる材料の微粒子を複数混合して用いると、単一の剥離方法では選択的な剥離がより困難となるため、さらに好ましい。また、バインダ14bとしては、基本的に硬化して不溶化する材料であればよく、無機材料でも有機材料でも差し支えない。有機材料としては、熱硬化性樹脂を用いるようにすればよく、無機材料としては、ポリシラザンの類、あるいは、ゾル・ゲル法により形成したガラス状物質などが好適である。

【0014】有機材料の熱硬化性樹脂としては、ポリイミド、ポリアミド、ポリエーテルスルホン、フッ素樹脂、ポリエステル、スチレン樹脂、ノボラック樹脂、アクリル樹脂、シリコン樹脂など、広範囲な有機高分子が使用可能である。そして、フッ素樹脂、ポリフェニレ

【0021】また、ドライエッチングを用いた場合においても、図1に示したこの発明による保護膜14の構成は、その選択的な除去を困難にしている。例えば、バインダ14b及び微粒子14aにガラス系材料を用いると、この保護膜14はパシベーション膜13や層間絶縁膜10a、10bとほとんど等速でエッチングされることになる。従って、保護膜14表面の凹凸は、ドライエッチングによってほぼそのまま転写される。また、微粒子14aおよびバインダ14bが異なる材料の組み合わせの場合には、それぞれのエッチングレートに応じて、転写される凹凸段差がさらに増幅されるようにすることも可能である。また、機械研磨に対する剥離に対しても、保護膜14の凹凸高低差が大きいと、保護膜14のみを研磨・除去することが困難となる。特に、微粒子に硬質材料を用いると、研磨がより困難になり、無理をして研磨をしようとすれば、半導体チップを破損させるこ

ともなり、選択的な除去に対する耐性がより高くなる。

【0022】ところで、半導体チップにおいて、通常、層間絶縁膜は0.5 μ m程度が標準的な膜厚であり、膜形成における所要時間や基板の反りまたコストなどの多角的な観点からして、その厚さは1 μ mが上限である。同様に、パシベーション膜においても、その厚さは通常は0.5 μ m程度であり、せいぜい1 μ mまでである。従って、ガラス材料やセラミックなどの硬質な材料をバインダに用いる場合、バインダのみの部分の厚さをあまり厚くすると、下層の半導体チップに過度の応力が加わったり、保護膜自身にクラックが生じやすくなる。このため、硬質な材料をバインダに用いる場合は、バインダのみの部分の厚さを5 μ m以下とした方がよい。

【0023】また、保護膜は、半導体チップの表面上に形成するだけでなく、加えて、半導体チップの裏面に備えるようにしてもよい。シリコン基板は、赤外線透過率が高いため、集積回路裏面からでも赤外線を用いると、半導体チップ構成が観察可能である。従って、保護膜は、半導体チップの裏面に備えるようにしても、表面に形成した場合と同様な効果を有するものである。また、上述した保護膜上に、さらに他の層を形成するようにしてもよい。また、保護膜を2層以上で構成するようにしてもよい。例えば、上述した保護膜上に、より硬質の薄膜を被覆することで機械的強度を高めたり、化学的性質の異なる被膜を2層以上形成することで、選択的な剥離に対する耐性や光遮断特性をさらに向上させることも可能である。

【0024】なおまた、封止材との接着性などの他の目的で、保護膜上にさらに他の膜を形成することも差し支えない。また、この発明による保護膜は、必ずしも半導体チップ全面を覆う必要はない。その半導体チップの中で所望とする部分のみに形成するようにしてもよい。また、形成する保護膜が、島状に配置されていてもよい。すなわち、図1において、微粒子14a間の中央部分のバインダ14b膜厚が0となるような状態であってもよい。

【0025】

【実施例】

実施例1

以下、この発明の第1の実施例について説明する。この実施例1では、まず、バインダとしては、重量平均分子量が1500のアセチル化フェニルシルセスキオキサノオリゴマー（末端基はOH基）を含むメチルエチルケトン溶液を用いた。また、微粒子として、粒径が約8 μ mのSiO₂粉末を5重量%をそのバインダに加え、超音波を30分間照射して分散させた。そして、この分散溶液を保護膜形成対象の半導体チップ上に、スピンコートにより塗布し、180℃で30分間熱処理を行い、塗布膜を硬化させた。

【0026】以上の結果、半導体チップ表面には微粒子としてのSiO₂粉末によって隆起した8 μ m程度の凸部が形成された。そして、微粒子間の底部では、バインダによる膜厚が約1 μ mであった。また、微粒子による被覆面積は約20%であった。光学顕微鏡でこの半導体チップを上部から観察すると、倍率50倍では光の屈折により凸部が黒く不透明に見え、倍率1000倍では、SiO₂の微粒子を通した光は見えるものの、屈折により下地の集積回路の像は著しく歪み、實際上、像をなしていなかった。

【0027】実施例2

次に、この発明の第2の実施例について説明する。この実施例2では、バインダとしてテトラエトキシシランを20重量部、溶媒としてイソプロピルアルコール80重量部、水10重量部、硝酸0.1重量部とした溶液を用いた。この溶液に、微粒子としてメッシュ400のSiC粉末を加え、超音波を30分間照射して分散させた後、保護膜形成対象の半導体チップ上に、スピンコートにより塗布した。そして、150℃のホットプレートにその半導体チップを3分間載置することで加熱し、バインダの硬化を行った。ここで、この実施例2では、半導体チップのパシベーション膜上においてバインダの濡れ性が悪いために、形成された保護膜は部分的に微細な島状となった。そして、上記実施例1よりも堅い被膜が得られた。なお、微粒子による被覆面積は約25%であった。そして、集積回路の像の遮蔽性は、実施例1と同様であった。

【0028】実施例3

次に、この発明の第3の実施例について説明する。この実施例3では、バインダとしてジエトキシシロキサンーSーブチルアルミニートコポリマーを用いた。また、微粒子としてマイカ粉末を加えた。そして、上記実施例2と同様にして保護膜を形成した。この保護膜は、アルミノシリケートにマイカが分散した被膜が得られた。マイカ粒子は板状構造のために、下層との接触面積が広くなり、保護膜の密着力が強かった。また、この実施例3においては、微粒子による被覆面積は約30%であった。

【0029】実施例4

次に、この発明の第4の実施例について説明する。この実施例4においては、実施例1のSiO₂粉末に、粒径が0.1 μ mの窒化珪素粉末をSiO₂に対して30重量%加えたものを微粒子として用いた。バインダは実施例1と同様とした。この結果、この実施例4の保護膜においては、その表面形状には、実施例1に比較してあまり変化が無かった。しかし、形成した保護膜中の微粒子間の底部がざらついたようなモフォロジーとなり、保護膜の光透過性が低下した。

【0030】実施例5

次に、この発明の第5の実施例について説明する。この実施例5においては、バインダとしての市販の熱硬化型

ポリエーテルサルフォンの溶液に、平均粒径が約 $1.5\mu\text{m}$ のシリカ粉末を微粒子として分散させ、これらを半導体チップ上に塗布した。そして、その半導体チップを 150°C で30分間加熱して、塗布した保護膜を乾燥させて硬化させた。この結果、この実施例5においては、保護膜の微粒子間のバインダの底部の膜厚が約 $2\mu\text{m}$ で、表面に凹凸のある被膜が得られた。そして、微粒子による被覆面積は約15%であった。

【0031】実施例6

次に、この発明の第6の実施例について説明する。この実施例6においては、バインダとしての市販の熱硬化型フッ素樹脂溶液に、粒径が約 $4\mu\text{m}$ のアルミナ微粉末を微粒子として分散させ、これらを半導体チップ上に塗布した。そして、その半導体チップを 180°C で30分間加熱乾燥して、塗布した保護膜を硬化させた。この結果、この実施の形態6においては、微粒子の被覆面積は約50%であった。

【0032】実施例7

次に、この発明の第7の実施例について説明する。この実施例7においては、バインダとしての市販の低温硬化ポリイミドワニスに、微粒子としてのメッシュ400の窒化チタン粉末を分散させ、これらを半導体チップ上に塗布した。そして、その半導体チップを 180°C で30分間加熱することで、保護膜を乾燥して硬化した。この結果、この実施例7では微粒子による被覆面積は約25

%であった。

【0033】

【発明の効果】以上説明したように、この発明では、集積回路を備えた半導体チップと、この上に形成され微粒子を含んだバインダからなる保護膜を備え、保護膜表面には微粒子による $2\mu\text{m}$ 以上の段差の凹凸が分布して形成されているようにした。また、保護膜の面積に対する微粒子の保護膜厚方向の垂直投影面積が60%未満であるようにした。この結果、保護膜においては、微粒子間には隙間が存在し、そこにはバインダしか存在しない状態となり、この半導体装置を構成する半導体チップでは、保護膜を通過する光は散乱されることとなる。従って、この発明によれば、半導体装置に形成されている素子などからなる集積回路の状態が、光学的手法によって観察できないという効果を有する。


【図面の簡単な説明】

【図1】 この発明の実施の形態における半導体装置の構成を示す断面図である。

【符号の説明】

1…半導体基板、2…フィールド酸化膜、3…酸化膜、4…電極、5…ソース・ドレイン、6…セルプレート、7…電極、8…絶縁膜、9…第1金属配線層、10a、10b…層間絶縁膜、11…第2金属配線層、12…絶縁膜、13…パシベーション膜、14…保護膜、14a…微粒子、14b…バインダ。

【図1】



silica
alumina
(not silicon)